정보처리 기능사 (반가산기 : Half Adder)

**반가산기(Half Adder)**는 디지털 회로에서 가장 기본적인 산술 연산을 수행하는 회로입니다. 이진 덧셈을 하는 데 사용되며, 두 개의 1비트 이진수를 더하는 기능을 합니다. 반가산기는 두 개의 입력 비트를 받아 그 합과 캐리 출력을 계산합니다.

반가산기의 구성 요소

반가산기는 크게 두 가지 출력을 가집니다:

1. 합(Sum): 두 입력의 덧셈 결과의 낮은 비트 (1 또는 0)
2. 캐리(Carry): 덧셈 결과에서 발생한 자리 올림수, 즉 1이 발생했을 때 출력 (1 또는 0)

반가산기의 동작

반가산기의 두 입력은 A와 B입니다. 이 두 비트의 값을 더한 결과는 **합(S)**와 **캐리(C)**라는 두 가지 출력으로 나타납니다.

1. 합(S): 두 입력 A와 B의 XOR 연산 결과입니다.
   • S = A ⊕ B
2. 캐리(C): 두 입력 A와 B의 AND 연산 결과입니다.
   • C = A ∧ B

진리표

반가산기의 동작을 이해하기 위해 진리표를 살펴봅시다:

A	B	합(S)	캐리(C)
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

• **합(S)**는 XOR (배타적 OR) 연산에 의해 계산됩니다.
• **캐리(C)**는 AND 연산을 통해 계산됩니다.

반가산기 회로

반가산기의 기본 회로는 두 가지 논리 게이트로 구성됩니다:

1. XOR 게이트: 두 입력 비트 A와 B의 합을 계산합니다.
2. AND 게이트: 두 입력 비트 A와 B의 캐리를 계산합니다.

즉, 반가산기의 회로는 다음과 같이 구성됩니다:

• **합(S)**는 XOR 게이트로 구하고,
• **캐리(C)**는 AND 게이트로 구합니다.

반가산기의 한계

반가산기는 두 개의 입력만을 처리할 수 있으며, 캐리 입력을 고려하지 않기 때문에 다수의 비트 덧셈에서 발생하는 자리 올림을 처리할 수 없습니다. 예를 들어, 2비트 이상의 덧셈에서는 **자리 올림(Carry-in)**을 고려해야 하기 때문에, 반가산기만으로는 처리할 수 없습니다.

이 문제를 해결하기 위해 **전가산기(Full Adder)**라는 회로가 사용됩니다. 전가산기는 추가적인 캐리 입력을 받아서 3개의 입력(두 개의 이진수와 이전 자리에서 발생한 캐리)을 처리할 수 있습니다.

반가산기의 활용

반가산기는 주로 디지털 시스템에서 산술 연산을 수행하는 기초적인 구성 요소로 사용됩니다. 예를 들어, 산술 논리 연산 장치(ALU), 계산기 등의 설계에서 반가산기를 기반으로 더 복잡한 연산을 구현할 수 있습니다.

---

요약

• 반가산기는 이진수 덧셈을 처리하는 회로로, 두 개의 입력(A, B)을 받아 **합(S)**와 **캐리(C)**를 출력합니다.
• **합(S)**는 XOR 연산을 통해, **캐리(C)**는 AND 연산을 통해 계산됩니다.
• 반가산기는 자리 올림을 처리할 수 없기 때문에, 여러 비트 덧셈에서는 전가산기를 사용해야 합니다.

반가산기는 디지털 시스템에서 매우 중요한 기본 단위로, 다양한 복잡한 계산 장치들의 핵심 부품으로 활용됩니다.